Mạch giữ MOSFET bao gồm điện trở R1-R6, tụ điện C1-C3, tụ điện C4, triode PNP VD1, điốt D1-D2, rơle trung gian K1, bộ so sánh điện áp, chip tích hợp cơ sở thời gian kép NE556 và MOSFET Q1, với chân số 6 của chip tích hợp cơ sở thời gian kép NE556 đóng vai trò là đầu vào tín hiệu và một đầu của điện trở R1 được kết nối cùng lúc với Chân 6 của chip tích hợp cơ sở thời gian kép NE556 được sử dụng làm đầu vào tín hiệu, một đầu điện trở R1 nối với chân 14 của chip tích hợp đế thời gian kép NE556, một đầu điện trở R2, một đầu điện trở R4, cực phát của bóng bán dẫn PNP VD1, cực xả của MOSFET Q1 và DC nguồn điện, đầu còn lại của điện trở R1 được nối với chân 1 của chip tích hợp cơ sở thời gian kép NE556, chân 2 của chip tích hợp cơ sở thời gian kép NE556, điện dung điện phân dương của tụ điện C1 và rơle trung gian. K1 tiếp điểm thường đóng K1-1, đầu còn lại của rơle trung gian K1 tiếp điểm thường đóng K1-1, cực âm của tụ điện C1 và một đầu của tụ C3 nối đất nguồn, đầu còn lại của tụ C3 được kết nối với chân 3 của chip tích hợp cơ sở thời gian kép NE556, chân 4 của chip tích hợp cơ sở thời gian kép NE556 được kết nối với cực dương của tụ điện C2 và đầu kia của điện trở R2 cùng một lúc, và Cực âm của tụ điện C2 được nối với mặt đất nguồn điện và cực âm của tụ điện C2 được nối với mặt đất của nguồn điện. Cực âm của C2 nối đất nguồn, chân 5 của chip tích hợp cơ sở thời gian kép NE556 nối với một đầu của điện trở R3, đầu còn lại của điện trở R3 nối với đầu vào pha dương của bộ so sánh điện áp , đầu vào pha âm của bộ so sánh điện áp được nối với cực dương của diode D1 và đầu kia của điện trở R4 cùng lúc, cực âm của diode D1 được nối với đất của nguồn điện và đầu ra của bộ so sánh điện áp được nối với đầu điện trở R5, đầu còn lại của điện trở R5 được nối với bộ ba PNP. Đầu ra của bộ so sánh điện áp được nối vào một đầu của điện trở R5, đầu còn lại của điện trở R5 được nối với đế của bóng bán dẫn PNP VD1, cực thu của bóng bán dẫn PNP VD1 được nối với cực dương của diode D2, cực âm của diode D2 được mắc đồng thời vào đầu kia của điện trở R6, đầu kia của tụ điện C4 và cực cổng của MOSFET, đầu kia của điện trở R6, đầu kia của tụ C4, đầu còn lại của rơle trung gian K1 đều nối vào đất nguồn và đầu còn lại của rơle trung gian K1 nối với nguồn của nguồn điệnMOSFET.
Mạch duy trì MOSFET, khi A cung cấp tín hiệu kích hoạt thấp, lúc này bộ chip tích hợp cơ sở thời gian kép NE556, chip tích hợp cơ sở thời gian kép NE556 pin 5 đầu ra mức cao, mức cao vào đầu vào pha dương của bộ so sánh điện áp, âm Pha đầu vào của bộ so sánh điện áp bằng điện trở R4 và diode D1 để cung cấp điện áp tham chiếu, lúc này, bộ so sánh điện áp xuất ra mức cao, mức cao để làm cho Triode VD1 dẫn điện, dòng điện chạy từ bộ thu của triode VD1 sạc tụ điện C4 qua diode D2, đồng thời, MOSFET Q1 dẫn điện, lúc này, cuộn dây của rơle trung gian K1 bị hấp thụ và rơle trung gian K1 tiếp điểm thường đóng K 1-1 bị ngắt kết nối và sau khi trung gian rơle K1 tiếp điểm thường đóng K 1-1 bị ngắt kết nối, nguồn điện DC đến chân 1 và 2 của chip tích hợp cơ sở thời gian kép NE556 cung cấp điện áp cung cấp được lưu trữ cho đến khi điện áp trên chân 1 và chân 2 của chân kép chip tích hợp cơ sở thời gian NE556 được sạc tới 2/3 điện áp cung cấp, chip tích hợp cơ sở thời gian kép NE556 được tự động đặt lại và chân 5 của chip tích hợp cơ sở thời gian kép NE556 được tự động khôi phục về mức thấp và các mạch tiếp theo không hoạt động, lúc này tụ C4 được phóng điện để duy trì sự dẫn MOSFET Q1 cho đến khi hết điện dung C4 phóng điện và rơle trung gian K1 nhả cuộn dây, rơle trung gian K1 thường đóng tiếp điểm K 11 đóng, lúc này thời gian thông qua rơle trung gian đóng K1 tiếp điểm thường đóng K 1-1 sẽ được chip tích hợp cơ sở thời gian kép NE556 1 chân và 2 chân của điện áp giải phóng, trong thời gian tiếp theo, chip tích hợp cơ sở thời gian kép NE556 pin 6 để cung cấp mức thấp tín hiệu kích hoạt để chuẩn bị sẵn sàng cho chip tích hợp cơ sở thời gian kép NE556.
Cấu trúc mạch của ứng dụng này rất đơn giản và mới lạ, khi chip tích hợp cơ sở thời gian kép NE556 pin 1 và chân 2 sạc đến 2/3 điện áp nguồn, chip tích hợp cơ sở thời gian kép NE556 có thể tự động thiết lập lại, chip tích hợp cơ sở thời gian kép Chân NE556 5 tự động trở về mức thấp, để các mạch tiếp theo không hoạt động, để tự động dừng sạc tụ C4 và sau khi dừng sạc tụ C4 được duy trì bởi dẫn điện MOSFET Q1, ứng dụng này có thể liên tục giữMOSFETQ1 dẫn điện trong 3 giây.
Nó bao gồm điện trở R1-R6, tụ điện C1-C3, tụ điện C4, bóng bán dẫn PNP VD1, điốt D1-D2, rơle trung gian K1, bộ so sánh điện áp, chip tích hợp cơ sở thời gian kép NE556 và MOSFET Q1, chân 6 của cơ sở thời gian kép tích hợp chip NE556 được sử dụng làm đầu vào tín hiệu và một đầu của điện trở R1 được kết nối với chân 14 của chip tích hợp cơ sở thời gian kép NE556, điện trở R2, chân 14 của chip tích hợp cơ sở thời gian kép NE556 và chân 14 của chip tích hợp cơ sở thời gian kép NE556 chip tích hợp cơ sở NE556 và điện trở R2 được kết nối với chân 14 của chip tích hợp cơ sở thời gian kép NE556. chân 14 của chip tích hợp đế thời gian kép NE556, một đầu điện trở R2, một đầu điện trở R4, bóng bán dẫn PNP
Những loại nguyên tắc làm việc?
Khi A cung cấp tín hiệu kích hoạt thấp, thì bộ chip tích hợp cơ sở thời gian kép NE556, chip tích hợp cơ sở thời gian kép NE556 pin 5 xuất ra mức cao, mức cao vào đầu vào pha dương của bộ so sánh điện áp, đầu vào pha âm của Bộ so sánh điện áp nhờ điện trở R4 và diode D1 để cung cấp điện áp tham chiếu, lúc này, bộ so sánh điện áp xuất ra mức cao, mức cao của Transistor VD1 dẫn, dòng điện chạy từ cực thu của Transistor VD1 qua diode D2 đến tụ điện C4 đang sạc, lúc này, rơle trung gian hút cuộn dây K1, rơle trung gian hút cuộn dây K1. Dòng điện chạy từ cực thu của bóng bán dẫn VD1 được tích vào tụ điện C4 thông qua diode D2, đồng thời,MOSFETQ1 tiến hành, lúc này cuộn dây của rơle trung gian K1 bị hút, rơle trung gian K1 tiếp điểm thường đóng K 1-1 bị ngắt và sau khi rơle trung gian K1 tiếp điểm thường đóng K 1-1 bị ngắt, nguồn điện điện áp cung cấp bởi nguồn điện DC tới chân 1 và 2 của chip tích hợp cơ sở thời gian kép NE556 được lưu trữ cho đến khi khi điện áp trên chân 1 và chân 2 của chip tích hợp cơ sở thời gian kép NE556 được sạc đến 2/3 điện áp cung cấp, chip tích hợp cơ sở thời gian kép NE556 sẽ tự động được đặt lại và chân 5 của chip tích hợp cơ sở thời gian kép NE556 được tự động khôi phục ở mức thấp và các mạch tiếp theo không hoạt động và tại thời điểm này, tụ điện C4 được phóng điện để duy trì sự dẫn truyền MOSFET Q1 cho đến khi kết thúc quá trình phóng điện của tụ C4, và cuộn dây của rơle trung gian K1 được giải phóng, và rơle trung gian K1 tiếp điểm thường đóng K 1-1 bị ngắt kết nối. Rơle K1 tiếp điểm thường đóng K 1-1 đóng, lần này thông qua rơle trung gian đóng K1 tiếp điểm thường đóng K 1-1 sẽ được tích hợp đế thời gian kép chip NE556 1 chân và 2 chân về giải phóng điện áp, cho lần tiếp theo chip tích hợp cơ sở thời gian kép NE556 pin 6 để cung cấp tín hiệu kích hoạt ở mức thấp, để chuẩn bị cho bộ chip tích hợp cơ sở thời gian kép NE556.
Thời gian đăng: 19-04-2024
