Các thiết bị bán dẫn điện được sử dụng rộng rãi trong công nghiệp, tiêu dùng, quân sự và các lĩnh vực khác và có vị trí chiến lược cao. Chúng ta hãy nhìn vào bức tranh tổng thể của các thiết bị điện từ một bức tranh:
Các thiết bị bán dẫn công suất có thể được chia thành loại đầy đủ, loại bán điều khiển và loại không điều khiển theo mức độ điều khiển tín hiệu mạch. Hoặc theo đặc tính tín hiệu của mạch điều khiển, nó có thể được chia thành loại điều khiển bằng điện áp, loại điều khiển bằng dòng điện, v.v.
| Phân loại | kiểu | Thiết bị bán dẫn công suất cụ thể |
| Khả năng điều khiển tín hiệu điện | Loại bán kiểm soát | SCR |
| Kiểm soát hoàn toàn | GTO, GTR, MOSFET, IGBT | |
| Không thể kiểm soát | Điốt điện | |
| Đặc tính tín hiệu lái xe | Loại điều khiển điện áp | IGBT, MOSFET, SITH |
| Loại điều khiển hiện tại | SCR, GTO, GTR | |
| Dạng sóng tín hiệu hiệu quả | Loại kích hoạt xung | SCR, GTO |
| Loại điều khiển điện tử | GTR, MOSFET, IGBT | |
| Các tình huống trong đó các electron mang dòng điện tham gia | thiết bị lưỡng cực | Điốt nguồn、SCR、GTO、GTR、BSIT、BJT |
| Thiết bị đơn cực | MOSFET, NGỒI | |
| Thiết bị tổng hợp | MCT, IGBT, SITH và IGCT |
Các thiết bị bán dẫn công suất khác nhau có các đặc tính khác nhau như điện áp, công suất dòng điện, khả năng trở kháng và kích thước. Trong thực tế sử dụng, cần lựa chọn các thiết bị phù hợp theo các lĩnh vực và nhu cầu khác nhau.
Ngành công nghiệp bán dẫn đã trải qua ba thế hệ thay đổi vật chất kể từ khi ra đời. Cho đến nay, vật liệu bán dẫn đầu tiên đại diện là Si vẫn được sử dụng chủ yếu trong lĩnh vực thiết bị bán dẫn điện.
| Vật liệu bán dẫn | băng thông (eV) | Điểm nóng chảy(K) | ứng dụng chính | |
| Vật liệu bán dẫn thế hệ thứ nhất | Ge | 1.1 | 1221 | Điện áp thấp, tần số thấp, bóng bán dẫn công suất trung bình, bộ tách sóng quang |
| Vật liệu bán dẫn thế hệ thứ 2 | Si | 0,7 | 1687 | |
| Vật liệu bán dẫn thế hệ thứ 3 | GaAs | 1.4 | 1511 | Thiết bị vi sóng, sóng milimet, thiết bị phát sáng |
| SiC | 3.05 | 2826 | 1. Thiết bị công suất cao chịu nhiệt độ cao, tần số cao, chống bức xạ 2. Điốt phát quang màu xanh lam, cấp độ, tím, laser bán dẫn | |
| GaN | 3,4 | 1973 | ||
| AIN | 6.2 | 2470 | ||
| C | 5,5 | ＞3800 | ||
| ZnO | 3,37 | 2248 | ||
Tóm tắt đặc điểm của thiết bị điện điều khiển bán điều khiển và điều khiển hoàn toàn:
| Loại thiết bị | SCR | GTR | MOSFET | IGBT |
| Loại điều khiển | Kích hoạt xung | Kiểm soát hiện tại | điều khiển điện áp | trung tâm điện ảnh |
| đường dây tự ngắt | Tắt giao thông | thiết bị tự tắt | thiết bị tự tắt | thiết bị tự tắt |
| tần số làm việc | ＜1khz | ＜30khz | 20khz-Mhz | ＜40khz |
| Sức mạnh lái xe | bé nhỏ | to lớn | bé nhỏ | bé nhỏ |
| chuyển đổi tổn thất | to lớn | to lớn | to lớn | to lớn |
| tổn thất dẫn truyền | bé nhỏ | bé nhỏ | to lớn | bé nhỏ |
| Mức điện áp và dòng điện | 最大 | to lớn | tối thiểu | hơn |
| Ứng dụng điển hình | Sưởi ấm cảm ứng tần số trung bình | Bộ chuyển đổi tần số UPS | chuyển đổi nguồn điện | Bộ chuyển đổi tần số UPS |
| giá | thấp nhất | thấp hơn | ở giữa | Đắt nhất |
| hiệu ứng điều chế độ dẫn | có | có | không có | có |
Làm quen với MOSFET
MOSFET có trở kháng đầu vào cao, độ ồn thấp và ổn định nhiệt tốt; nó có quy trình sản xuất đơn giản và bức xạ mạnh nên thường được sử dụng trong các mạch khuếch đại hoặc mạch chuyển mạch;
(1) Các thông số lựa chọn chính: điện áp nguồn thoát VDS (điện áp chịu được), dòng rò liên tục ID, điện trở bật RDS (bật), điện dung đầu vào Ciss (điện dung tiếp giáp), hệ số chất lượng FOM=Ron*Qg, v.v.
(2) Theo các quy trình khác nhau, nó được chia thành TrenchMOS: MOSFET rãnh, chủ yếu ở trường điện áp thấp trong vòng 100V; SGT (Split Gate) MOSFET: MOSFET cổng chia, chủ yếu ở trường trung thế và hạ thế trong phạm vi 200V; SJ MOSFET: MOSFET siêu tiếp giáp, chủ yếu ở trường điện áp cao 600-800V;
Trong nguồn điện chuyển mạch, chẳng hạn như mạch thoát nước hở, cống được kết nối nguyên vẹn với tải, được gọi là cống hở. Trong mạch thoát nước hở, cho dù điện áp kết nối với tải có cao đến đâu thì dòng tải cũng có thể được bật và tắt. Nó là một thiết bị chuyển mạch analog lý tưởng. Đây là nguyên tắc của MOSFET như một thiết bị chuyển mạch.
Xét về thị phần, MOSFET hầu như đều tập trung vào tay các nhà sản xuất lớn trên thế giới. Trong số đó, Infineon đã mua lại IR (American International Rectifier Company) vào năm 2015 và trở thành công ty dẫn đầu ngành. ON Semiconductor cũng đã hoàn tất việc mua lại Fairchild Semiconductor vào tháng 9 năm 2016. Thị phần nhảy lên vị trí thứ hai, sau đó xếp hạng về doanh số là Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna, v.v.;
Các thương hiệu MOSFET phổ thông được chia thành nhiều dòng: Mỹ, Nhật và Hàn Quốc.
Dòng sản phẩm của Mỹ: Infineon, IR, Fairchild, ON Semiconductor, ST, TI, PI, AOS, v.v.;
Tiếng Nhật: Toshiba, Renesas, ROHM, v.v.;
Series Hàn Quốc: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA
Danh mục gói MOSFET
Theo cách lắp đặt trên bo mạch PCB, có hai loại gói MOSFET chính: plug-in (Through Hole) và surface mount (Surface Mount).
Loại plug-in có nghĩa là các chân của MOSFET đi qua các lỗ lắp của bo mạch PCB và được hàn vào bo mạch PCB. Các gói plug-in phổ biến bao gồm: gói nội tuyến kép (DIP), gói phác thảo bóng bán dẫn (TO) và gói mảng lưới pin (PGA).
Bao bì plug-in
Gắn bề mặt là nơi các chân MOSFET và mặt bích tản nhiệt được hàn vào các miếng đệm trên bề mặt của bo mạch PCB. Các gói gắn trên bề mặt điển hình bao gồm: đường viền bóng bán dẫn (D-PAK), bóng bán dẫn đường viền nhỏ (SOT), gói đường viền nhỏ (SOP), gói bốn mặt phẳng (QFP), bộ mang chip chì bằng nhựa (PLCC), v.v.
gói gắn trên bề mặt
Với sự phát triển của công nghệ, các bo mạch PCB như bo mạch chủ và card đồ họa hiện ngày càng ít sử dụng bao bì plug-in trực tiếp và sử dụng nhiều bao bì gắn trên bề mặt hơn.
1. Gói nội tuyến kép (DIP)
Gói DIP có hai hàng chân và cần được lắp vào ổ cắm chip có cấu trúc DIP. Phương pháp phái sinh của nó là SDIP (Shrink DIP), là một gói thu gọn hai dòng. Mật độ chân cắm cao gấp 6 lần so với DIP.
Các dạng cấu trúc bao bì DIP bao gồm: DIP hai dòng gốm nhiều lớp, DIP hai dòng gốm một lớp, DIP khung chì (bao gồm loại niêm phong gốm thủy tinh, loại cấu trúc bọc nhựa, đóng gói thủy tinh nóng chảy thấp bằng gốm type) v.v. Đặc điểm của bao bì DIP là có thể dễ dàng thực hiện hàn xuyên lỗ các bo mạch PCB và có khả năng tương thích tốt với bo mạch chủ.
Tuy nhiên, do diện tích và độ dày bao bì của nó tương đối lớn, đồng thời các chân cắm dễ bị hỏng trong quá trình cắm và rút nên độ tin cậy kém. Đồng thời, do ảnh hưởng của quá trình, số lượng chân thường không vượt quá 100. Do đó, trong quá trình hội nhập cao của ngành công nghiệp điện tử, bao bì DIP đã dần rút lui khỏi giai đoạn lịch sử.
2. Gói phác thảo bóng bán dẫn (TO)
Các thông số kỹ thuật đóng gói ban đầu, chẳng hạn như TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, v.v. đều là những thiết kế bao bì plug-in.
TO-3P/247: Đây là dạng đóng gói được sử dụng phổ biến cho các MOSFET điện áp trung bình và dòng điện cao. Sản phẩm có đặc tính chịu được điện áp cao và khả năng chống sự cố mạnh.
TO-220/220F: TO-220F là một gói hoàn toàn bằng nhựa và không cần thêm miếng cách điện khi lắp đặt trên bộ tản nhiệt; TO-220 có một tấm kim loại nối với chốt giữa và cần có miếng cách điện khi lắp đặt bộ tản nhiệt. MOSFET của hai kiểu gói này có hình dáng tương tự nhau và có thể được sử dụng thay thế cho nhau.
TO-251: Sản phẩm đóng gói này chủ yếu được sử dụng để giảm chi phí và giảm kích thước sản phẩm. Nó chủ yếu được sử dụng trong môi trường có điện áp trung bình và dòng điện cao dưới 60A và điện áp cao dưới 7N.
TO-92: Gói này chỉ được sử dụng cho MOSFET điện áp thấp (dòng điện dưới 10A, điện áp chịu được dưới 60V) và điện áp cao 1N60/65, nhằm giảm chi phí.
Trong những năm gần đây, do chi phí hàn của quy trình đóng gói plug-in cao và hiệu suất tản nhiệt kém hơn so với các sản phẩm dạng miếng vá, nhu cầu trên thị trường gắn trên bề mặt tiếp tục tăng, điều này cũng dẫn đến sự phát triển của bao bì TO vào bao bì gắn trên bề mặt.
TO-252 (còn gọi là D-PAK) và TO-263 (D2PAK) đều là gói gắn trên bề mặt.。
ĐỂ đóng gói hình thức sản phẩm
TO252/D-PAK là gói chip nhựa, thường được sử dụng để đóng gói các bóng bán dẫn điện và chip ổn áp. Đây là một trong những gói chính hiện nay. MOSFET sử dụng phương pháp đóng gói này có ba điện cực, cổng (G), cống (D) và nguồn (S). Chốt xả (D) bị cắt và không được sử dụng. Thay vào đó, tản nhiệt ở mặt sau được sử dụng làm rãnh thoát nước (D), được hàn trực tiếp vào PCB. Một mặt, nó được sử dụng để tạo ra dòng điện lớn, mặt khác, nó tản nhiệt qua PCB. Do đó, có ba miếng đệm D-PAK trên PCB và miếng đệm thoát nước (D) lớn hơn. Thông số kỹ thuật đóng gói của nó như sau:
Thông số kích thước gói TO-252/D-PAK
TO-263 là một biến thể của TO-220. Nó chủ yếu được thiết kế để nâng cao hiệu quả sản xuất và tản nhiệt. Nó hỗ trợ dòng điện và điện áp cực cao. Nó phổ biến hơn trong các MOSFET dòng điện cao áp trung thế dưới 150A và trên 30V. Ngoài D2PAK (TO-263AB), nó còn bao gồm TO263-2, TO263-3, TO263-5, TO263-7 và các kiểu khác, phụ thuộc vào TO-263, chủ yếu là do số lượng và khoảng cách của các chân khác nhau .
Thông số kích thước gói TO-263/D2PAKs
3. Gói mảng lưới pin (PGA)
Có nhiều chân mảng vuông bên trong và bên ngoài chip PGA (Gói mảng lưới pin). Mỗi chân mảng vuông được bố trí một khoảng cách nhất định xung quanh chip. Tùy thuộc vào số lượng ghim, nó có thể được tạo thành từ 2 đến 5 vòng tròn. Trong quá trình cài đặt, chỉ cần lắp chip vào ổ cắm PGA đặc biệt. Nó có ưu điểm là dễ dàng cắm và rút phích cắm, độ tin cậy cao và có thể thích ứng với tần số cao hơn.
Phong cách gói PGA
Hầu hết chất nền chip của nó được làm bằng vật liệu gốm và một số sử dụng nhựa dẻo đặc biệt làm chất nền. Về mặt công nghệ, khoảng cách tâm chốt thường là 2,54mm, số lượng chốt dao động từ 64 đến 447. Đặc điểm của loại bao bì này là diện tích (khối lượng) đóng gói càng nhỏ thì mức tiêu thụ điện năng (hiệu suất) càng thấp. ) nó có thể chịu được và ngược lại. Kiểu đóng gói chip này phổ biến hơn trong những ngày đầu và chủ yếu được sử dụng để đóng gói các sản phẩm tiêu thụ năng lượng cao như CPU. Ví dụ, 80486 và Pentium của Intel đều sử dụng kiểu đóng gói này; nó không được các nhà sản xuất MOSFET áp dụng rộng rãi.
4. Gói bóng bán dẫn phác thảo nhỏ (SOT)
SOT (Transistor ngoại tuyến nhỏ) là gói bóng bán dẫn công suất nhỏ dạng bản vá, chủ yếu bao gồm SOT23, SOT89, SOT143, SOT25 (tức là SOT23-5), v.v. SOT323, SOT363/SOT26 (tức là SOT23-6) và các loại khác là dẫn xuất, có kích thước nhỏ hơn các gói TO.
Loại gói SOT
SOT23 là gói bóng bán dẫn được sử dụng phổ biến với ba chân hình cánh, đó là bộ thu, bộ phát và đế, được liệt kê ở cả hai mặt của cạnh dài của linh kiện. Trong số đó, bộ phát và đế nằm ở cùng một phía. Chúng phổ biến trong các bóng bán dẫn công suất thấp, bóng bán dẫn hiệu ứng trường và bóng bán dẫn tổng hợp có mạng điện trở. Chúng có độ bền tốt nhưng khả năng hàn kém. Sự xuất hiện được thể hiện trong Hình (a) bên dưới.
SOT89 có ba chân ngắn phân bổ ở một bên của bóng bán dẫn. Cạnh còn lại là tản nhiệt bằng kim loại nối với đế để tăng khả năng tản nhiệt. Nó phổ biến trong các bóng bán dẫn gắn trên bề mặt nguồn silicon và phù hợp cho các ứng dụng có công suất cao hơn. Sự xuất hiện được thể hiện trong Hình (b) bên dưới.
SOT143 có bốn chốt hình cánh ngắn được dẫn ra từ hai bên. Đầu rộng hơn của chốt là bộ thu. Loại gói này phổ biến trong các bóng bán dẫn tần số cao và hình dáng của nó được thể hiện trong Hình (c) bên dưới.
SOT252 là một bóng bán dẫn công suất cao có ba chân dẫn từ một phía, chân ở giữa ngắn hơn và là bộ thu. Kết nối với chốt lớn hơn ở đầu kia, là một tấm đồng để tản nhiệt và bề ngoài của nó như trong Hình (d) bên dưới.
So sánh sự xuất hiện của gói SOT phổ biến
MOSFET SOT-89 bốn cực thường được sử dụng trên bo mạch chủ. Thông số kỹ thuật và kích thước của nó như sau:
Thông số kích thước MOSFET SOT-89 (đơn vị: mm)
5. Gói phác thảo nhỏ (SOP)
SOP (Gói ngoại tuyến nhỏ) là một trong những gói gắn trên bề mặt, còn được gọi là SOL hoặc DFP. Các chốt được rút ra từ cả hai mặt của gói hàng theo hình cánh hải âu (hình chữ L). Chất liệu là nhựa và gốm. Các tiêu chuẩn đóng gói SOP bao gồm SOP-8, SOP-16, SOP-20, SOP-28, v.v. Số sau SOP cho biết số lượng chân. Hầu hết các gói SOP MOSFET đều áp dụng thông số kỹ thuật SOP-8. Ngành công nghiệp thường bỏ chữ "P" và viết tắt là SO (Dòng ngoài nhỏ).
Kích thước gói SOP-8
SO-8 được phát triển đầu tiên bởi Công ty PHILIP. Nó được đóng gói bằng nhựa, không có tấm đáy tản nhiệt và khả năng tản nhiệt kém. Nó thường được sử dụng cho MOSFET công suất thấp. Sau này, các thông số kỹ thuật tiêu chuẩn như TSOP (Gói viền nhỏ mỏng), VSOP (Gói viền rất nhỏ), SSOP (SOP thu nhỏ), TSSOP (SOP thu nhỏ), v.v. dần dần được hình thành; trong số đó, TSOP và TSSOP được sử dụng phổ biến trong bao bì MOSFET.
Thông số kỹ thuật bắt nguồn từ SOP thường được sử dụng cho MOSFET
6. Gói Quad Flat (QFP)
Khoảng cách giữa các chân chip trong gói QFP (Gói bốn mặt phẳng bằng nhựa) rất nhỏ và các chân rất mỏng. Nó thường được sử dụng trong các mạch tích hợp quy mô lớn hoặc cực lớn, số lượng chân thường lớn hơn 100. Các chip được đóng gói theo dạng này phải sử dụng công nghệ gắn bề mặt SMT để hàn chip vào bo mạch chủ. Phương pháp đóng gói này có bốn đặc điểm chính: ① Thích hợp cho công nghệ lắp đặt bề mặt SMD để lắp đặt hệ thống dây điện trên bảng mạch PCB; ② Nó phù hợp cho việc sử dụng tần số cao; ③ Dễ vận hành và có độ tin cậy cao; ④ Tỷ lệ giữa diện tích chip và diện tích đóng gói nhỏ. Giống như phương pháp đóng gói PGA, phương pháp đóng gói này bọc chip trong bao bì nhựa và không thể tản nhiệt sinh ra khi chip hoạt động kịp thời. Nó hạn chế việc cải thiện hiệu suất MOSFET; còn bản thân bao bì nhựa làm tăng kích thước của thiết bị, không đáp ứng được yêu cầu phát triển chất bán dẫn theo hướng nhẹ, mỏng, ngắn và nhỏ. Ngoài ra, loại phương pháp đóng gói này dựa trên một con chip duy nhất, có vấn đề về hiệu quả sản xuất thấp và chi phí đóng gói cao. Do đó, QFP phù hợp hơn để sử dụng trong các mạch LSI logic kỹ thuật số như bộ vi xử lý/mảng cổng và cũng phù hợp để đóng gói các sản phẩm mạch LSI tương tự như xử lý tín hiệu VTR và xử lý tín hiệu âm thanh.
7, Gói bốn mặt phẳng không có dây dẫn (QFN)
Gói QFN (Gói bốn phẳng không chì) được trang bị các điểm tiếp xúc điện cực ở cả bốn phía. Vì không có dây dẫn nên diện tích lắp đặt nhỏ hơn QFP và chiều cao thấp hơn QFP. Trong số đó, QFN gốm còn được gọi là LCC (Chất mang chip không chì) và QFN nhựa giá rẻ sử dụng vật liệu nền in nhựa epoxy thủy tinh được gọi là nhựa LCC, PCLC, P-LCC, v.v. Đây là loại bao bì chip gắn trên bề mặt mới nổi công nghệ với kích thước miếng đệm nhỏ, khối lượng nhỏ và nhựa làm vật liệu bịt kín. QFN chủ yếu được sử dụng để đóng gói mạch tích hợp và MOSFET sẽ không được sử dụng. Tuy nhiên, do Intel đề xuất trình điều khiển tích hợp và giải pháp MOSFET nên hãng đã tung ra DrMOS trong gói QFN-56 ("56" dùng để chỉ 56 chân kết nối ở mặt sau của chip).
Cần lưu ý rằng gói QFN có cấu hình dây dẫn bên ngoài giống như gói phác thảo nhỏ siêu mỏng (TSSOP), nhưng kích thước của nó nhỏ hơn 62% so với TSSOP. Theo dữ liệu mô hình QFN, hiệu suất nhiệt của nó cao hơn 55% so với bao bì TSSOP và hiệu suất điện (điện cảm và điện dung) của nó lần lượt cao hơn 60% và 30% so với bao bì TSSOP. Nhược điểm lớn nhất là khó sửa chữa.
DrMOS trong gói QFN-56
Các bộ nguồn chuyển mạch giảm dần DC/DC rời rạc truyền thống không thể đáp ứng các yêu cầu về mật độ công suất cao hơn, cũng như không thể giải quyết được vấn đề hiệu ứng tham số ký sinh ở tần số chuyển mạch cao. Với sự đổi mới và tiến bộ của công nghệ, việc tích hợp trình điều khiển và MOSFET để xây dựng các mô-đun nhiều chip đã trở thành hiện thực. Phương pháp tích hợp này có thể tiết kiệm không gian đáng kể và tăng mật độ tiêu thụ điện năng. Thông qua việc tối ưu hóa trình điều khiển và MOSFET, điều đó đã trở thành hiện thực. Hiệu suất năng lượng và dòng điện DC chất lượng cao, đây là IC điều khiển tích hợp DrMOS.
Renesas DrMOS thế hệ thứ 2
Gói không chì QFN-56 giúp trở kháng nhiệt DrMOS rất thấp; với thiết kế kẹp đồng và liên kết dây bên trong, hệ thống dây điện bên ngoài PCB có thể được giảm thiểu, do đó làm giảm độ tự cảm và điện trở. Ngoài ra, quy trình MOSFET silicon kênh sâu được sử dụng cũng có thể giảm đáng kể tổn thất dẫn truyền, chuyển mạch và điện tích cổng; nó tương thích với nhiều bộ điều khiển khác nhau, có thể đạt được các chế độ vận hành khác nhau và hỗ trợ chế độ chuyển đổi pha chủ động APS (Chuyển pha tự động). Ngoài bao bì QFN, bao bì phẳng không chì song phương (DFN) cũng là một quy trình đóng gói điện tử mới đã được sử dụng rộng rãi trong các thành phần khác nhau của ON Semiconductor. So với QFN, DFN có ít điện cực dẫn ra hơn ở cả hai bên.
8. Chất mang chip chì bằng nhựa (PLCC)
PLCC (Plastic Quad Flat Package) có hình vuông và nhỏ hơn nhiều so với gói DIP. Nó có 32 chân với các chân xung quanh. Các chốt được dẫn ra từ bốn phía của gói theo hình chữ T. Nó là một sản phẩm nhựa. Khoảng cách tâm chốt là 1,27mm và số lượng chân dao động từ 18 đến 84. Các chân hình chữ J không dễ bị biến dạng và dễ vận hành hơn QFP, nhưng việc kiểm tra hình thức sau khi hàn khó khăn hơn. Bao bì PLCC phù hợp để lắp đặt hệ thống dây điện trên PCB sử dụng công nghệ gắn bề mặt SMT. Nó có ưu điểm là kích thước nhỏ và độ tin cậy cao. Bao bì PLCC tương đối phổ biến và được sử dụng trong logic LSI, DLD (hoặc thiết bị logic chương trình) và các mạch khác. Dạng đóng gói này thường được sử dụng trong BIOS bo mạch chủ, nhưng hiện tại nó ít phổ biến hơn trong MOSFET.
Đóng gói và cải tiến cho các doanh nghiệp chính thống
Do xu hướng phát triển của điện áp thấp và dòng điện cao trong CPU, MOSFET bắt buộc phải có dòng điện đầu ra lớn, điện trở thấp, sinh nhiệt thấp, tản nhiệt nhanh và kích thước nhỏ. Ngoài việc cải tiến công nghệ và quy trình sản xuất chip, các nhà sản xuất MOSFET cũng tiếp tục cải tiến công nghệ đóng gói. Trên cơ sở tương thích với các thông số kỹ thuật về hình thức tiêu chuẩn, họ đề xuất hình dạng bao bì mới và đăng ký tên thương hiệu cho các bao bì mới mà họ phát triển.
1、Các gói RENESAS WPAK, LFPAK và LFPAK-I
WPAK là gói bức xạ nhiệt cao được phát triển bởi Renesas. Bằng cách bắt chước gói D-PAK, tản nhiệt của chip được hàn vào bo mạch chủ và nhiệt được tản qua bo mạch chủ, do đó gói nhỏ WPAK cũng có thể đạt đến dòng điện đầu ra của D-PAK. WPAK-D2 đóng gói hai MOSFET cao/thấp để giảm độ tự cảm của dây dẫn.
Kích thước gói Renesas WPAK
LFPAK và LFPAK-I là hai gói dạng nhỏ khác do Renesas phát triển tương thích với SO-8. LFPAK tương tự D-PAK nhưng nhỏ hơn D-PAK. LFPAK-i đặt tản nhiệt hướng lên trên để tản nhiệt qua tản nhiệt.
Gói Renesas LFPAK và LFPAK-I
2. Bao bì Vishay Power-PAK và Polar-PAK
Power-PAK là tên gói MOSFET được đăng ký bởi Vishay Corporation. Power-PAK bao gồm hai thông số kỹ thuật: Power-PAK1212-8 và Power-PAK SO-8.
Gói Vishay Power-PAK1212-8
Gói Vishay Power-PAK SO-8
Polar PAK là một gói nhỏ có khả năng tản nhiệt hai mặt và là một trong những công nghệ đóng gói cốt lõi của Vishay. Polar PAK giống như gói so-8 thông thường. Nó có các điểm tản nhiệt ở cả mặt trên và mặt dưới của gói. Không dễ để tích tụ nhiệt bên trong gói và có thể tăng mật độ dòng điện hoạt động lên gấp đôi so với SO-8. Hiện Vishay đã cấp phép công nghệ Polar PAK cho STMicroelectronics.
Gói Vishay Polar PAK
3. Gói chì phẳng Onsemi SO-8 và WDFN8
ON Semiconductor đã phát triển hai loại MOSFET dây dẫn phẳng, trong đó loại MOSFET dây dẫn phẳng tương thích SO-8 được nhiều bo mạch sử dụng. Các MOSFET công suất NVMx và NVTx mới ra mắt của ON Semiconductor sử dụng các gói DFN5 (SO-8FL) và WDFN8 nhỏ gọn để giảm thiểu tổn thất dẫn điện. Nó cũng có QG và điện dung thấp để giảm thiểu tổn thất trình điều khiển.
Gói dây dẹt ON Semiconductor SO-8
Gói WDFN8 bán dẫn ON
4. Bao bì NXP LFPAK và QLPAK
NXP (trước đây là Philps) đã cải tiến công nghệ đóng gói SO-8 thành LFPAK và QLPAK. Trong số đó, LFPAK được coi là gói SO-8 cấp điện đáng tin cậy nhất trên thế giới; trong khi QLPAK có đặc điểm là kích thước nhỏ và hiệu suất tản nhiệt cao hơn. So với SO-8 thông thường, QLPAK chiếm diện tích bo mạch PCB là 6 * 5mm và có khả năng chịu nhiệt 1,5k/W.
Gói NXP LFPAK
Bao bì NXP QLPAK
4. Gói ST Semiconductor PowerSO-8
Các công nghệ đóng gói chip MOSFET điện của STMicroelectronics bao gồm SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK, v.v. Trong số đó, Power SO-8 là phiên bản cải tiến của SO-8. Ngoài ra còn có PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 và các gói khác.
Gói STMicroelectronics Power SO-8
5. Gói Fairchild Semiconductor Power 56
Power 56 là tên độc quyền của Farichild và tên chính thức của nó là DFN5×6. Diện tích đóng gói của nó tương đương với diện tích đóng gói của TSOP-8 thường được sử dụng và gói mỏng giúp tiết kiệm chiều cao khe hở của các bộ phận, đồng thời thiết kế Tấm tản nhiệt ở phía dưới giúp giảm khả năng cản nhiệt. Vì vậy, nhiều nhà sản xuất thiết bị điện đã triển khai DFN5×6.
Gói Fairchild Power 56
6. Gói FET trực tiếp chỉnh lưu quốc tế (IR)
FET trực tiếp cung cấp khả năng làm mát phía trên hiệu quả trong phạm vi SO-8 hoặc nhỏ hơn và phù hợp cho các ứng dụng chuyển đổi nguồn AC-DC và DC-DC trong máy tính, máy tính xách tay, thiết bị viễn thông và điện tử tiêu dùng. Cấu trúc hộp kim loại của DirectFET giúp tản nhiệt hai mặt, tăng gấp đôi hiệu quả khả năng xử lý hiện tại của bộ chuyển đổi DC-DC tần số cao so với các gói nhựa rời tiêu chuẩn. Gói Direct FET là loại lắp ngược, có tản nhiệt cống (D) hướng lên trên và được bao phủ bởi một lớp vỏ kim loại, qua đó nhiệt được tản ra. Bao bì FET trực tiếp cải thiện đáng kể khả năng tản nhiệt và chiếm ít không gian hơn với khả năng tản nhiệt tốt.
Tóm tắt
Trong tương lai, khi ngành sản xuất điện tử tiếp tục phát triển theo hướng siêu mỏng, thu nhỏ, điện áp thấp và dòng điện cao thì hình thức bên ngoài và cấu trúc bao bì bên trong của MOSFET cũng sẽ thay đổi để thích ứng tốt hơn với nhu cầu phát triển của ngành sản xuất. ngành công nghiệp. Ngoài ra, nhằm hạ thấp ngưỡng lựa chọn của các nhà sản xuất điện tử, xu hướng phát triển MOSFET theo hướng mô-đun hóa và đóng gói ở cấp hệ thống sẽ ngày càng trở nên rõ ràng, các sản phẩm sẽ phát triển theo hướng phối hợp từ nhiều khía cạnh như hiệu suất và giá thành. . Gói là một trong những yếu tố tham khảo quan trọng để lựa chọn MOSFET. Các sản phẩm điện tử khác nhau có các yêu cầu về điện khác nhau và các môi trường lắp đặt khác nhau cũng yêu cầu các thông số kỹ thuật về kích thước phù hợp để đáp ứng. Trong lựa chọn thực tế, quyết định phải được đưa ra theo nhu cầu thực tế theo nguyên tắc chung. Một số hệ thống điện tử bị giới hạn bởi kích thước của PCB và chiều cao bên trong. Ví dụ, bộ cấp nguồn mô-đun của hệ thống truyền thông thường sử dụng các gói DFN5*6 và DFN3*3 do hạn chế về chiều cao; trong một số bộ nguồn ACDC, thiết kế siêu mỏng hoặc do hạn chế về vỏ nên phù hợp để lắp ráp MOSFET điện đóng gói TO220. Tại thời điểm này, các chân có thể được cắm trực tiếp vào gốc, điều này không phù hợp với các sản phẩm đóng gói TO247; một số thiết kế siêu mỏng yêu cầu các chân của thiết bị phải được uốn cong và đặt phẳng, điều này sẽ làm tăng độ phức tạp của việc lựa chọn MOSFET.
Cách chọn MOSFET
Một kỹ sư từng nói với tôi rằng anh ta chưa bao giờ nhìn vào trang đầu tiên của bảng dữ liệu MOSFET vì thông tin "thực tế" chỉ xuất hiện ở trang thứ hai trở đi. Hầu như mọi trang trên bảng dữ liệu MOSFET đều chứa thông tin có giá trị cho các nhà thiết kế. Nhưng không phải lúc nào cũng rõ ràng về cách diễn giải dữ liệu do nhà sản xuất cung cấp.
Bài viết này phác thảo một số thông số kỹ thuật chính của MOSFET, cách chúng được nêu trên biểu dữ liệu và hình ảnh rõ ràng mà bạn cần để hiểu về chúng. Giống như hầu hết các thiết bị điện tử, MOSFET bị ảnh hưởng bởi nhiệt độ hoạt động. Vì vậy, điều quan trọng là phải hiểu các điều kiện thử nghiệm mà các chỉ số được đề cập sẽ được áp dụng. Điều quan trọng nữa là phải hiểu liệu các chỉ số bạn thấy trong phần "Giới thiệu sản phẩm" là giá trị "tối đa" hay "điển hình", vì một số bảng dữ liệu không nêu rõ.
Cấp điện áp
Đặc tính chính xác định MOSFET là điện áp nguồn thoát VDS, hay "điện áp đánh thủng nguồn thoát", là điện áp cao nhất mà MOSFET có thể chịu được mà không bị hỏng khi cổng bị đoản mạch với nguồn và dòng xả là 250μA. . VDS còn được gọi là "điện áp tối đa tuyệt đối ở 25°C", nhưng điều quan trọng cần nhớ là điện áp tuyệt đối này phụ thuộc vào nhiệt độ và thường có "hệ số nhiệt độ VDS" trong bảng dữ liệu. Bạn cũng cần hiểu rằng VDS tối đa là điện áp DC cộng với bất kỳ xung điện áp và gợn sóng nào có thể có trong mạch. Ví dụ: nếu bạn sử dụng thiết bị 30V trên nguồn điện 30V có mức tăng vọt 100mV, 5ns, điện áp sẽ vượt quá giới hạn tối đa tuyệt đối của thiết bị và thiết bị có thể chuyển sang chế độ tuyết lở. Trong trường hợp này, độ tin cậy của MOSFET không thể được đảm bảo. Ở nhiệt độ cao, hệ số nhiệt độ có thể thay đổi đáng kể điện áp đánh thủng. Ví dụ: một số MOSFET kênh N có định mức điện áp 600V có hệ số nhiệt độ dương. Khi chúng đạt đến nhiệt độ tiếp giáp tối đa, hệ số nhiệt độ làm cho các MOSFET này hoạt động giống như MOSFET 650V. Nhiều quy tắc thiết kế của người dùng MOSFET yêu cầu hệ số suy giảm từ 10% đến 20%. Trong một số thiết kế, xem xét rằng điện áp đánh thủng thực tế cao hơn giá trị định mức từ 5% đến 10% ở 25°C, một giới hạn thiết kế hữu ích tương ứng sẽ được thêm vào thiết kế thực tế, điều này rất có lợi cho thiết kế. Điều quan trọng không kém đối với việc lựa chọn MOSFET chính xác là hiểu được vai trò của điện áp nguồn cổng VGS trong quá trình dẫn điện. Điện áp này là điện áp đảm bảo MOSFET dẫn điện hoàn toàn trong điều kiện RDS(bật) tối đa nhất định. Đây là lý do tại sao điện trở bật luôn liên quan đến mức VGS và chỉ ở mức điện áp này, thiết bị mới có thể được bật. Một hệ quả quan trọng trong thiết kế là bạn không thể bật hoàn toàn MOSFET với điện áp thấp hơn VGS tối thiểu được sử dụng để đạt được xếp hạng RDS(bật). Ví dụ: để bật MOSFET hoàn toàn bằng bộ vi điều khiển 3,3V, bạn cần có khả năng bật MOSFET ở VGS=2,5V hoặc thấp hơn.
Kháng cự, tấn công và "công đức"
Điện trở bật của MOSFET luôn được xác định ở một hoặc nhiều điện áp cổng tới nguồn. Giới hạn RDS(bật) tối đa có thể cao hơn giá trị thông thường từ 20% đến 50%. Giới hạn tối đa của RDS(bật) thường đề cập đến giá trị ở nhiệt độ tiếp giáp là 25°C. Ở nhiệt độ cao hơn, RDS(bật) có thể tăng từ 30% đến 150%, như trong Hình 1. Do RDS(bật) thay đổi theo nhiệt độ và không thể đảm bảo giá trị điện trở tối thiểu nên việc phát hiện dòng điện dựa trên RDS(bật) là không thể một phương pháp rất chính xác.
Hình 1 RDS(bật) tăng theo nhiệt độ trong khoảng từ 30% đến 150% nhiệt độ vận hành tối đa
Điện trở rất quan trọng đối với cả MOSFET kênh N và kênh P. Trong chuyển mạch nguồn điện, Qg là tiêu chí lựa chọn chính cho MOSFET kênh N được sử dụng trong chuyển mạch nguồn điện vì Qg ảnh hưởng đến tổn thất chuyển mạch. Những tổn thất này có hai tác động: một là thời gian chuyển mạch ảnh hưởng đến việc bật và tắt MOSFET; năng lượng còn lại là năng lượng cần thiết để sạc điện dung cổng trong mỗi quá trình chuyển mạch. Một điều cần lưu ý là Qg phụ thuộc vào điện áp nguồn cổng, ngay cả khi sử dụng VSS thấp hơn sẽ giảm tổn thất chuyển mạch. Là một cách nhanh chóng để so sánh các MOSFET được thiết kế để sử dụng trong các ứng dụng chuyển mạch, các nhà thiết kế thường sử dụng một công thức số ít bao gồm RDS(bật) cho tổn hao dẫn điện và Qg cho tổn hao chuyển mạch: RDS(on)xQg. "Con số thành tích" (FOM) này tóm tắt hiệu suất của thiết bị và cho phép so sánh MOSFET theo giá trị điển hình hoặc giá trị tối đa. Để đảm bảo so sánh chính xác giữa các thiết bị, bạn cần đảm bảo rằng cùng một VGS được sử dụng cho RDS(on) và Qg, đồng thời các giá trị điển hình và giá trị tối đa không bị trộn lẫn với nhau trong ấn phẩm. FOM thấp hơn sẽ mang lại cho bạn hiệu suất tốt hơn khi chuyển đổi ứng dụng, nhưng điều đó không được đảm bảo. Kết quả so sánh tốt nhất chỉ có thể đạt được trong một mạch thực tế và trong một số trường hợp, mạch có thể cần được tinh chỉnh cho từng MOSFET. Dòng điện định mức và mức tiêu thụ điện năng, dựa trên các điều kiện thử nghiệm khác nhau, hầu hết các MOSFET đều có một hoặc nhiều dòng xả liên tục trong bảng dữ liệu. Bạn sẽ muốn xem kỹ bảng dữ liệu để tìm hiểu xem xếp hạng ở nhiệt độ trường hợp được chỉ định (ví dụ TC=25°C) hay nhiệt độ môi trường xung quanh (ví dụ TA=25°C). Giá trị nào trong số này phù hợp nhất sẽ phụ thuộc vào đặc điểm và ứng dụng của thiết bị (xem Hình 2).
Hình 2 Tất cả các giá trị dòng điện và công suất tối đa tuyệt đối là dữ liệu thực
Đối với các thiết bị gắn trên bề mặt nhỏ được sử dụng trong các thiết bị cầm tay, mức dòng điện phù hợp nhất có thể là ở nhiệt độ môi trường xung quanh là 70°C. Đối với thiết bị lớn có tản nhiệt và làm mát không khí cưỡng bức, mức hiện tại ở TA=25oC có thể gần với tình hình thực tế hơn. Đối với một số thiết bị, khuôn có thể xử lý nhiều dòng điện hơn ở nhiệt độ tiếp giáp tối đa so với giới hạn của gói. Trong một số bảng dữ liệu, mức hiện tại "giới hạn khuôn" này là thông tin bổ sung cho mức hiện tại "giới hạn gói", có thể cho bạn ý tưởng về độ chắc chắn của khuôn. Những cân nhắc tương tự cũng áp dụng cho việc tiêu tán năng lượng liên tục, điều này không chỉ phụ thuộc vào nhiệt độ mà còn phụ thuộc vào thời gian. Hãy tưởng tượng một thiết bị hoạt động liên tục ở PD=4W trong 10 giây ở TA=70oC. Những gì cấu thành khoảng thời gian "liên tục" sẽ khác nhau tùy theo gói MOSFET, vì vậy, bạn sẽ muốn sử dụng biểu đồ trở kháng nhiệt nhất thời được chuẩn hóa từ biểu dữ liệu để xem mức tiêu tán năng lượng trông như thế nào sau 10 giây, 100 giây hoặc 10 phút . Như hình 3, hệ số cản nhiệt của thiết bị chuyên dụng này sau xung 10 giây là xấp xỉ 0,33, nghĩa là khi gói hàng đạt độ bão hòa nhiệt sau khoảng 10 phút, công suất tản nhiệt của thiết bị chỉ còn 1,33W thay vì 4W. . Mặc dù công suất tản nhiệt của máy có thể đạt khoảng 2W khi tản nhiệt tốt.
Hình 3 Điện trở nhiệt của MOSFET khi cấp xung nguồn
Trên thực tế, chúng ta có thể chia cách chọn MOSFET thành bốn bước.
Bước đầu tiên: chọn kênh N hoặc kênh P
Bước đầu tiên trong việc chọn thiết bị phù hợp cho thiết kế của bạn là quyết định nên sử dụng MOSFET kênh N hay kênh P. Trong một ứng dụng nguồn thông thường, khi MOSFET được nối đất và tải được kết nối với điện áp nguồn, MOSFET sẽ tạo thành công tắc phía thấp. Trong công tắc phía thấp, nên sử dụng MOSFET kênh N do cân nhắc điện áp cần thiết để tắt hoặc bật thiết bị. Khi MOSFET được kết nối với bus và tải xuống đất, công tắc phía cao sẽ được sử dụng. MOSFET kênh P thường được sử dụng trong cấu trúc liên kết này, điều này cũng là do các cân nhắc về truyền động điện áp. Để chọn đúng thiết bị cho ứng dụng của mình, bạn phải xác định điện áp cần thiết để điều khiển thiết bị và cách dễ nhất để thực hiện điều đó trong thiết kế của bạn. Bước tiếp theo là xác định mức điện áp yêu cầu hoặc điện áp tối đa mà thiết bị có thể chịu được. Định mức điện áp càng cao thì giá thành của thiết bị càng cao. Theo kinh nghiệm thực tế, điện áp định mức phải lớn hơn điện áp nguồn hoặc điện áp bus. Điều này sẽ cung cấp sự bảo vệ đầy đủ để MOSFET không bị hỏng. Khi chọn MOSFET, cần xác định điện áp tối đa có thể chịu được từ cực máng đến nguồn, tức là VDS tối đa. Điều quan trọng cần biết là điện áp tối đa mà MOSFET có thể chịu được khi nhiệt độ thay đổi. Nhà thiết kế phải kiểm tra sự thay đổi điện áp trên toàn bộ phạm vi nhiệt độ hoạt động. Điện áp định mức phải có đủ biên độ để bao phủ phạm vi biến đổi này để đảm bảo rằng mạch sẽ không bị hỏng. Các yếu tố an toàn khác mà các kỹ sư thiết kế cần xem xét bao gồm quá độ điện áp gây ra bởi các thiết bị điện tử chuyển mạch như động cơ hoặc máy biến áp. Điện áp định mức khác nhau đối với các ứng dụng khác nhau; thông thường, 20V cho thiết bị di động, 20-30V cho nguồn điện FPGA và 450-600V cho các ứng dụng 85-220VAC.
Bước 2: Xác định dòng điện định mức
Bước thứ hai là chọn xếp hạng hiện tại của MOSFET. Tùy thuộc vào cấu hình mạch, dòng điện định mức này phải là dòng điện tối đa mà tải có thể chịu được trong mọi trường hợp. Tương tự như tình huống điện áp, người thiết kế phải đảm bảo rằng MOSFET được chọn có thể chịu được mức dòng điện này, ngay cả khi hệ thống tạo ra dòng điện tăng vọt. Hai điều kiện hiện tại được xem xét là chế độ liên tục và xung tăng đột biến. Ở chế độ dẫn liên tục, MOSFET ở trạng thái ổn định, trong đó dòng điện chạy liên tục qua thiết bị. Xung tăng đột biến đề cập đến một xung đột biến lớn (hoặc dòng điện đột biến) chạy qua thiết bị. Sau khi xác định được dòng điện tối đa trong các điều kiện này, vấn đề chỉ đơn giản là chọn một thiết bị có thể xử lý dòng điện tối đa này. Sau khi chọn dòng điện định mức, tổn hao dẫn điện cũng phải được tính toán. Trong tình huống thực tế, MOSFET không phải là thiết bị lý tưởng vì có sự thất thoát năng lượng điện trong quá trình dẫn điện, gọi là tổn thất dẫn điện. MOSFET hoạt động giống như một điện trở thay đổi khi "bật", được xác định bởi RDS(ON) của thiết bị và thay đổi đáng kể theo nhiệt độ. Tổn thất điện năng của thiết bị có thể được tính bằng Iload2×RDS(ON). Vì điện trở thay đổi theo nhiệt độ nên tổn thất điện năng cũng sẽ thay đổi tỷ lệ. Điện áp VGS cấp vào MOSFET càng cao thì RDS(ON) sẽ càng nhỏ; ngược lại, RDS(ON) sẽ càng cao. Đối với người thiết kế hệ thống, đây là lúc cần có sự cân bằng tùy thuộc vào điện áp hệ thống. Đối với các thiết kế di động, việc sử dụng điện áp thấp hơn sẽ dễ dàng hơn (và phổ biến hơn), trong khi đối với các kiểu dáng công nghiệp, có thể sử dụng điện áp cao hơn. Lưu ý rằng điện trở RDS(ON) sẽ tăng nhẹ theo dòng điện. Có thể tìm thấy các biến thể trong các thông số điện khác nhau của điện trở RDS(ON) trong bảng dữ liệu kỹ thuật do nhà sản xuất cung cấp. Công nghệ có tác động đáng kể đến đặc tính của thiết bị, vì một số công nghệ có xu hướng tăng RDS(ON) khi tăng VDS tối đa. Đối với công nghệ như vậy, nếu bạn có ý định giảm VDS và RDS(ON), bạn phải tăng kích thước chip, từ đó tăng kích thước gói phù hợp và chi phí phát triển liên quan. Có một số công nghệ trong ngành đang cố gắng kiểm soát sự gia tăng kích thước chip, trong đó quan trọng nhất là công nghệ cân bằng kênh và điện tích. Trong công nghệ rãnh, một rãnh sâu được gắn vào tấm bán dẫn, thường dành riêng cho điện áp thấp, để giảm RDS(ON) trên điện trở. Để giảm tác động của VDS tối đa lên RDS(ON), quy trình cột tăng trưởng epiticular/cột ăn mòn đã được sử dụng trong quá trình phát triển. Ví dụ: Fairchild Semiconductor đã phát triển một công nghệ có tên SuperFET bổ sung thêm các bước sản xuất bổ sung để giảm RDS(ON). Việc tập trung vào RDS(ON) này rất quan trọng vì khi điện áp đánh thủng của MOSFET tiêu chuẩn tăng lên, RDS(ON) sẽ tăng theo cấp số nhân và dẫn đến tăng kích thước khuôn. Quá trình SuperFET thay đổi mối quan hệ hàm mũ giữa RDS(ON) và kích thước wafer thành mối quan hệ tuyến tính. Bằng cách này, các thiết bị SuperFET có thể đạt được RDS(ON) thấp lý tưởng ở kích thước khuôn nhỏ, ngay cả với điện áp đánh thủng lên tới 600V. Kết quả là kích thước wafer có thể giảm tới 35%. Đối với người dùng cuối, điều này có nghĩa là kích thước gói sẽ giảm đáng kể.
Bước ba: Xác định yêu cầu về nhiệt
Bước tiếp theo trong việc lựa chọn MOSFET là tính toán các yêu cầu về nhiệt của hệ thống. Nhà thiết kế phải xem xét hai tình huống khác nhau, tình huống xấu nhất và tình huống thực tế. Nên sử dụng kết quả tính toán trong trường hợp xấu nhất, vì kết quả này mang lại biên độ an toàn lớn hơn và đảm bảo rằng hệ thống sẽ không bị lỗi. Ngoài ra còn có một số dữ liệu đo cần chú ý trên bảng dữ liệu MOSFET; chẳng hạn như điện trở nhiệt giữa điểm nối bán dẫn của thiết bị đóng gói và môi trường cũng như nhiệt độ điểm nối tối đa. Nhiệt độ điểm nối của thiết bị bằng nhiệt độ môi trường tối đa cộng với tích của điện trở nhiệt và công suất tiêu tán (nhiệt độ điểm nối = nhiệt độ môi trường tối đa + [điện trở nhiệt × công suất tiêu tán]). Theo phương trình này, công suất tiêu tán tối đa của hệ thống có thể được giải bằng định nghĩa I2×RDS(ON). Vì người thiết kế đã xác định dòng điện tối đa sẽ đi qua thiết bị nên RDS(ON) có thể được tính ở các nhiệt độ khác nhau. Điều đáng chú ý là khi xử lý các mô hình nhiệt đơn giản, các nhà thiết kế cũng phải xem xét công suất nhiệt của điểm nối/vỏ thiết bị bán dẫn và vỏ/môi trường; điều này đòi hỏi bảng mạch in và bao bì không nóng lên ngay lập tức. Sự cố tuyết lở có nghĩa là điện áp ngược trên thiết bị bán dẫn vượt quá giá trị tối đa và tạo thành một điện trường mạnh làm tăng dòng điện trong thiết bị. Dòng điện này sẽ làm tiêu hao điện năng, làm tăng nhiệt độ của thiết bị và có thể làm hỏng thiết bị. Các công ty bán dẫn sẽ tiến hành thử nghiệm tuyết lở trên các thiết bị, tính toán điện áp tuyết lở hoặc kiểm tra độ bền của thiết bị. Có hai phương pháp tính toán điện áp tuyết lở định mức; một là phương pháp thống kê và một là tính toán nhiệt. Tính toán nhiệt được sử dụng rộng rãi vì nó thực tế hơn. Nhiều công ty đã cung cấp chi tiết về quá trình thử nghiệm thiết bị của họ. Ví dụ: Fairchild Semiconductor cung cấp "Hướng dẫn về Power MOSFET Avalanche" (Hướng dẫn về Power MOSFET Avalanche - có thể tải xuống từ trang web Fairchild). Ngoài điện toán, công nghệ cũng có ảnh hưởng lớn đến hiệu ứng tuyết lở. Ví dụ: việc tăng kích thước khuôn sẽ làm tăng khả năng chống tuyết lở và cuối cùng là tăng độ bền của thiết bị. Đối với người dùng cuối, điều này có nghĩa là sử dụng các gói lớn hơn trong hệ thống.
Bước 4: Xác định hiệu suất của switch
Bước cuối cùng trong việc chọn MOSFET là xác định hiệu suất chuyển mạch của MOSFET. Có nhiều tham số ảnh hưởng đến hiệu suất chuyển mạch, nhưng quan trọng nhất là điện dung cổng/cống, cổng/nguồn và điện dung cống/nguồn. Những tụ điện này tạo ra tổn thất chuyển mạch trong thiết bị vì chúng được sạc mỗi khi chuyển mạch. Do đó, tốc độ chuyển mạch của MOSFET bị giảm và hiệu suất của thiết bị cũng giảm. Để tính tổng tổn thất trong thiết bị trong quá trình chuyển mạch, người thiết kế phải tính toán tổn thất khi bật (Eon) và tổn thất khi tắt (Eoff). Tổng công suất của công tắc MOSFET có thể được biểu thị bằng phương trình sau: Psw=(Eon+Eoff)×tần số chuyển mạch. Điện tích cổng (Qgd) có tác động lớn nhất đến hiệu suất chuyển mạch. Dựa trên tầm quan trọng của hiệu suất chuyển mạch, các công nghệ mới liên tục được phát triển để giải quyết vấn đề chuyển mạch này. Tăng kích thước chip làm tăng phí cổng; điều này làm tăng kích thước thiết bị. Để giảm tổn thất chuyển mạch, các công nghệ mới như oxy hóa đáy dày kênh đã xuất hiện, nhằm mục đích giảm điện tích cổng. Ví dụ, công nghệ mới SuperFET có thể giảm thiểu tổn thất dẫn điện và cải thiện hiệu suất chuyển mạch bằng cách giảm RDS(ON) và điện tích cổng (Qg). Bằng cách này, MOSFET có thể xử lý các hiện tượng quá độ điện áp tốc độ cao (dv/dt) và quá độ dòng điện (di/dt) trong quá trình chuyển mạch và thậm chí có thể hoạt động đáng tin cậy ở tần số chuyển mạch cao hơn.
Thời gian đăng: Oct-23-2023
